(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-182394 (P2000-182394A)

(43)公開日 平成12年6月30日(2000.6.30)


識別記号	F I	テーマコード(参考)	
603	G11C 29/00	603K 5F064	
2	H01L 27/10	491 5F083	
491	21/82	F 5L106	
08	27/10	691	
242			
714	審查請求 未請	求 請求項の数9 OL (全9頁)	
特顏平10-353448	(71) [213]	000003078 株式会社東芝	
平成10年12月11日(1998.12:11)	神奈	川県川崎市幸区堀川町72番地	
(22) 出願日 平成10年12月11日(1998.12:11)	1.	浩 川県川崎市幸区堀川町580番1号 株 社東芝半導体システム技術センター内	
	神奈	伸朗 川県川崎市幸区堀川町580番1号 株 社東芝半導体システム技術センター内	
	(74)代理人 1000	83806	
	弁理	士 三好 秀和 (外7名)	
		最終頁に統	
	· :		

(54) 【発明の名称】 リダンダンシ回路及び半導体装置

(57)【要約】

【課題】 配線領域をほとんど増加させることなく、コンパレータ回路に対してヒューズ回路を離して配置すること。

「解決手段」 例えば、スタンダードセル方式のような 小ブロックのアレイ上にコンパレータ回路及びシフトレジスタ回路 1 4 を配置し、ヒューズ回路部及びシフトレジスタ回路 1 3 は前記コンパレータ回路から離して配置する。ヒューズ回路部のパラレルヒューズ信号はシフトレジスタ回路 1 3 によりシリアル信号に変換されて1本のデータ信号線を通して、シフトレジスタ回路 1 4 に送られ、とこで元のパラレルヒューズ信号に戻り、コンパレータ回路に入力される。コンパレータ回路は入力アドレス信号とヒューズ信号を比較し、特定のアドレス信号とヒューズ信号を比較し、特定のアドレス信号を出力する。コンパレータ回路とヒューズ回路部が1本のデータ信号線で接続されているため、配線領域をほとんど増加させることなく、上記配置構成を採ることができる。



【特許請求の範囲】

【請求項1】 アドレス信号毎にスペアのメモリセルへのアクセスの有無を知らせるパラレルのヒューズ信号を発生するヒューズ回路群と、

入力アドレス信号とヒューズ信号とを比較して、前記スペアのメモリセルへのアクセスを指示するヒット信号を 発生する比較回路とを有し、

特定のアドレス信号に対しては前記スペアのメモリセル を使用させるリダンダンシ回路において、

前記パラレルのヒューズ信号をシリアルのヒューズ信号 10 に変換して前記比較回路に伝送する伝送手段を具備する ことを特徴とするリダンダンシ回路。

【請求項2】 アドレス信号毎にスペアのメモリセルへのアクセスの有無を知らせるパラレルのヒューズ信号を発生するヒューズ回路群と、

入力アドレス信号とヒューズ信号とを比較して、スペア・のメモリセルへのアクセスを指示するヒット信号を発生する比較回路とを有し、

特定の入力アドレス信号に対しては前記スペアのメモリセルを使用させるリダンダンシ回路において、

前記パラレルのヒューズ信号をシリアルのヒューズ信号 に変換する第1の信号変換手段と、

前記シリアルのヒューズ信号をパラレルのヒューズ信号 に変換する第2の信号変換手段と、

前記第1の信号変換手段により得られたシリアルのヒュ ーズ信号を前記第2の信号変換手段へ伝送する信号線 と、

を具備することを特徴とするリダンダンシ回路。

【請求項3】 前記第1、第2の信号変換回路は、第 1、第2のシフトレジスタ回路であり、

前記第1のシフトレジスタ回路から前記信号線を通して 伝送されてきた前記シリアルのヒューズ信号を前記第2 のシフトレジスタ回路に丁度入力し終わったタイミング を検出する検出手段と、

前記タイミングが検出されると、前記第1のシフトレジスタ回路からの前記シリアルのヒューズ信号の送出を停止する伝送制御手段と、

を具備することを特徴とする請求項2 に記載のリダンダンシ回路。

【請求項4】 前記伝送制御手段は、前記第1のシフトレジスタ回路の保存信号をシフトして前記信号線上に送出させるクロック信号の発生を停止することにより、前記第1のシフトレジスタ回路からの前記シリアルのヒューズ信号の送出を停止することを特徴とする請求項3記載のリダンダンシ回路。

【請求項5】 前記検出手段は、前記第1のシフトレジスタ回路から前記信号線へ送出されるヒューズ信号に特定信号を付加し、前記信号線を通して前記第2のシフトレジスタ回路側に送られてきた前記特定信号を検出するととにより、前記シリアルのヒューズ信号が前記第2の

シフトレジスタ回路に丁度入力し終わったタイミングを 検出することを特徴とする請求項3記載のリダンダンシ 回路。

【請求項6】 前記ヒューズ回路群と前記比較回路とを 離して配置したことを特徴とする請求項1又は2記載の リダンダンシ回路。

【請求項7】 前記第1、第2の信号変換回路は、第 1、第2のシフトレジスタ回路であり、

前記バラレルのヒューズ信号を前記第1のシフトレジス タ回路に所定期間だけロードするロード手段と、

前記所定期間以降、前記第1のシフトレジスタ回路の保存信号をシフトして前記信号線上に送出させるクロックを発生するクロック発生手段と、

を具備することを特徴とする請求項2又は3記載のリダンダンシ回路。

【請求項8】 前記所定の期間は電源投入時直後の一定の期間であることを特徴とする請求項7記載のリダンダンシ回路。

【請求項9】 請求項1乃至8いずれかに記載のリダン 20 ダンシ回路を搭載し、このリダンダンシ回路によって特 定の入力アドレス信号に対してはスペアのメモリセルを アクセスさせる機能を有することを特徴とする半導体装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ヒューズを利用して特定の入力アドレス信号に対してはスペアのメモリセルを使用させるリダンダンシ回路及びこのリダンダンシ回路を搭載した半導体装置に関する。

30 [0002]

【従来の技術】従来より、半導体メモリなどの半導体装置では、あるアドレスのメモリセルに欠陥がある場合、ヒューズを使用して前記アドレスをプログラムすることにより、前記アドレスに対してはリダンダンシメモリ (スペアのメモリ)を使用させる制御を行うリダンダンシ回路を搭載している。

【0003】図7は従来のリダンダンシ回路の概略構成例を示したブロック図である。リダンダンシ回路は主にコンパレータ回路1と複数のヒューズ回路が集合して成るヒューズ回路部2とから成っている。

[0004]図8は図7の詳細回路図である。入力アドレス信号と、不良アドレスをヒューズ回路部2のヒューズの溶断の有無でプログラムした信号(ヒューズ信号)X1、X2、…Xnとをコンパレータ回路1によって比較し、入力されたアドレス信号で指定されるメモリセルが欠陥アドレスであった場合、ヒット信号を発生する。このヒット信号はスペアのメモリセルへのアクセスの有無を判断する信号で、ヒット信号がある場合は前記アドレスでスペアのメモリセルをアクセスすることになる。

50 【0005】上記構成では、コンパレータ回路1に入力

2

されるN本のアドレス信号に対し、コンパレータ回路 1 とヒューズ回路部2を接続する信号線はリダンダンシの独立セット数分(N×セット数分)必要となり、通常はかなりの数となる。

【0006】コンパレータ回路1は図9に示すように排他的論理和回路91で構成され、又、ヒューズ回路部2の各ヒューズ回路は図10に示すように2個のインパータ41で構成されるメモリ回路とヒューズ42から構成されており、対応するアドレスが不良アドレスである場合はヒューズ42が溶断されていて、メモリ回路に保持10されているデータを反転させる。

[0007]

【発明が解決しようとする課題】上記した従来のリダンダンシ回路を搭載した半導体装置のレイアウトにおいて、スタンダードセル方式のような小ブロックをアレイ状に配置する図11に示すような場合について考える。小ブロック61のレイアウトでは、通常、アルミ配線が全体に亙り引き回されるため、配線領域62の両側に沿って、複数の小ブロック61が配置される。

【0008】例えば、上記したコンパレータ回路1を小 20 ブロック上に配置した場合、図12に示すように小ブロック61の表面に電源線611を被せた構成をとれるが、小ブロック61上にヒューズ回路を配置した場合、ヒューズをブローできるように、小ブロック61の表面にヒューズ42が図13に示すように配置される必要がある。

【0009】とのため、別途、電源線を配線するスペースを確保するため、図14に示すように、ヒューズ回路を配置した小ブロック61(黒で図示)が他の小ブロック61よりも大きくなり、配線領域62に食い込んで、配線領域62が減少してしまう。特に、自動配線CAD等では、配線アルゴリズムによる配線領域の制約から図15に示すように大幅に配線領域62が減少することもあり、それに伴って無駄な領域63が増えるという不具合が発生する。

【0010】そこで、上記のような不都合を回避するには、ヒューズ回路の小ブロックを図11に示した小ブロックアレイ上に配置しなければよいが、これにはヒューズ回路の小ブロック61に関しては、前記アレイ上以外の位置へコンバレータ回路の小ブロック61と引き離して配置する方法が考えられる。尚、コンバレータ回路の小ブロック61の位置は動作スピードへの影響からクリティカルパスから離して配置することはできないため、前記小ブロックアレイ上に配置しなければならない。

【0011】しかし、上記のようにヒューズ回路の小ブロック61を離して配置すると、コンパレータ回路1とヒューズ回路部2間の信号線の本数は、前述したようにアドレス線N本に対し、N×リダンダンシ独立セット数分必要となり、この本数分のバスラインに相当する配線領域がコンパレータ回路1とヒューズ回路部2間に必要 50

となり、全体配線領域がかなり増加し、そのマイナス面 が非常に大きくなるいう不具合が発生する。

【0012】しかも、コンパレータ回路1とヒューズ回路部2間の信号線の本数は今後増える傾向にあるため、前記マイナス面も大きくなる傾向にある。

【0013】本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、配線領域をほとんど増加させることなく、コンパレータ回路に対してヒューズ回路を離して配置することができるリダンダンシ回路及びこのリダンダンシ回路を搭載した半導体装置を提供することである。

[0014]

【課題を解決するための手段】上記目的を達成するために、請求項1の発明の特徴は、アドレス信号毎にスペアのメモリセルへのアクセスの有無を知らせるパラレルのヒューズ信号を発生するヒューズ回路群と、入力アドレス信号とヒューズ信号とを比較して、前記スペアのメモリセルへのアクセスを指示するヒット信号を発生する比較回路とを有し、特定のアドレス信号に対しては前記スペアのメモリセルを使用させるリダンダンシ回路において、前記パラレルのヒューズ信号をシリアルのヒューズ信号に変換して前記比較回路に伝送する伝送手段を具備することにある。

【0015】との請求項1の発明によれば、スタンダードセル方式のような小ブロックアレイ上に比較回路を配置した場合、多層配線のレイアウトによる制約からヒューズ回路群は他の小ブロックと同様なレイアウト構成がとれないので、上記した小ブロックアレイ上に配置することができず、ヒューズ回路群は前記比較回路から離して配置される。との時、ヒューズ回路群のパラレルのヒューズ信号はシリアル化されて1本の信号線で比較回路側に送られるため、ヒューズ信号を伝送する配線面積の増大は大幅に抑えられ、従って、比較回路とヒューズ回路群を離して配置しても配線面積の増大は大幅に抑えられることになる。

【0016】請求項2の発明の特徴は、アドレス信号毎にスペアのメモリセルへのアクセスの有無を知らせるパラレルのヒューズ信号を発生するヒューズ回路群と、入力アドレス信号とヒューズ信号とを比較して、スペアのメモリセルへのアクセスを指示するヒット信号を発生する比較回路とを有し、特定の入力アドレス信号に対しては前記スペアのメモリセルを使用させるリダンダンシ回路において、前記パラレルのヒューズ信号をシリアルのヒューズ信号をパラレルのヒューズ信号を終する第1の信号変換手段と、前記第1の信号変換手段により得られたシリアルのヒューズ信号を前記第2の信号変換手段と、前記第1の信号変換手段により得られたシリアルのヒューズ信号を前記第2の信号変換手段により得られたシリアルのヒューズ信号を前記第2の信号変換手段により得られたシリアルのヒューズ信号を前記第2の信号変換手段により得られたシリアルのヒューズ信号を前記第2の信号変換手段によりで表別である。

記第1のシフトレジスタ回路から前記信号線を通して伝 送されてきた前記シリアルのヒューズ信号を前記第2の シフトレジスタ回路に丁度入力し終わったタイミングを 検出する検出手段と、前記タイミングが検出されると、 前記第1のシフトレジスタ回路からの前記シリアルのヒ ューズ信号の送出を停止する伝送制御手段と、を具備す

【0018】請求項4の発明の前記伝送制御手段は、前 記第1、第2のシフトレジスタ回路の保存信号をシフト して前記信号線上に送出させるクロック信号の発生を停 10 止することにより、前記第1のシフトレジスタ回路から の前記シリアルのヒューズ信号の送出を停止する。

【0019】請求項5の発明の前記検出手段は、前記第 1のシフトレジスタ回路から前記信号線へ送出されるヒ ューズ信号に特定信号を付加し、前記信号線を通して前 記第2のシフトレジスタ回路側に送られてきた前記特定 信号を検出するととにより、前記シリアルのヒューズ信 号が前記第2のシフトレジスタ回路に丁度入力し終わっ たタイミングを検出する。

【0020】請求項6の発明の特徴は、前記ヒューズ回 20 路群と前記比較回路とを離して配置したことにある。

【0021】請求項7の発明の前記第1、第2の信号変 換回路は、第1、第2のシフトレジスタ回路であり、前 記パラレルのヒューズ信号を前記第1のシフトレジスタ 回路に所定期間だけロードするロード手段と、前記所定 期間以降、前記第1のシフトレジスタ回路の保存信号を シフトして前記信号線上に送出させるクロックを発生す るクロック発生手段と、を具備する。

【0022】請求項8の発明の前記所定の期間は電源投 入時直後の一定の期間であることにある。

【0023】請求項9の発明の特徴は、請求項1乃至8 いずれかに記載のリダンダンシ回路を搭載し、このリダ ンダンシ回路によって特定の入力アドレス信号に対して はスペアのメモリセルをアクセスさせる機能を有すると とにある。

[0024]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。図1は、本発明のリダンダンシ回 路の一実施の形態を示したブロック図である。リダンダ ンシ回路は、入力アドレス信号50とヒューズ回路部1 2から入力されるヒューズ信号X1、X2、…Xnを比 較して、スペアのメモリセルへのアクセスを指示するヒ ット信号を発生するコンパレータ回路11と、アドレス 信号対応でスペアのメモリセルへのアクセスの有無をプ ログラムしたヒューズ回路部12、ヒューズ回路部12 のパラレルのヒューズ信号X1、X2、…Xnをシリア ル信号に変換するシフトレジスタ回路13、シフトレジ スタ回路13から送られてきたシリアル信号を元のパラ レルのヒューズ信号X1、X2、…Xnに戻すシフトレ ジスタ回路14、シフトレジスタ回路13の助作クロッ 50 タに入力されて保持され、その後、リセット期間が過ぎ

クを発生するクロック発生回路 15及びシフトレジスタ 回路13とシフトレジスタ回路14を接続する1本のデ ータ信号線16と、1本のクロック信号線17から成っ ている。

【0025】図2は図1に示したリダンダンシ回路のレ イアウト例を示したブロック図である。コンパレータ回 路11及びシフトレジスタ回路14は配線領域62に隣 接した小ブロック61上に配置されている。一方、ヒュ ーズ回路部12、シフトレジスタ回路13及びクロック 発生回路15はコンパレータ回路11及びシフトレジス タ回路14から離れた別の場所に配置されている。

【0026】図3は図1に示したリダンダンシ回路のシ フトレジスタ回路13、14及びその周辺回路の詳細構 成例をブロック図である。シフトレジスタ回路13はセー ットラッチ18を介して、シフトレジスタ回路14にデ ータ信号線16で接続されている。シフトレジスタ回路 14はリセットラッチ19、インパータ20を介して、 クロック発生回路15に制御信号線23で接続されてい る。クロック発生回路15はパルス生成回路21から発 生されたパルスAをトリガとしてクロックCKを発生す る。バルス生成回路21は遅延回路22により遅延され たパワーオンリセット信号101の入力により1パルス Aをクロック発生回路15に出力する。又、とのパワー オンリセット信号100は直接クロック発生回路15に 入力されている。

【0027】次に本実施の形態の動作について説明す る。電源投入時、図6(A)に示すようにパワーオンリ セット信号100が発生し、これが図3のクロック発生 回路15に直接入力されると共に、図6(B)に示すよ うに遅延回路22により遅延されて遅延パワーオンリセ ット信号101となり、これがパルス生成回路21に入 力される。

【0028】図4はクロック発生回路15の詳細構成例 を示した回路図である。上記したパワーオンリセット信 号100はトランジスタ24のゲートに入力されると共 に、RSラッチ回路25のリセット端子Rに入力され る。これにより、トランジスタ24がオンして、クロッ ク発生回路15の出力端子を接地し、又、RSラッチ回 路25がリセットされ、このリセット期間中に、ヒュー ズセット信号(ローアクティブ)200が発生されて、 シフトレジスタ回路13に出力される。

【0029】図5はシフトレジスタ回路13の詳細構成 例を示した回路図である。インバータ51とスイッチド インバータ52により1ビット分のレジスタが構成さ れ、このレジスタの入力部にはパストラ53が接続され ている。

【0030】とのパストラ53にヒューズセット信号2 00が入力されている間のみ、とのパストラ53は導通 して、ヒューズ回路121からのヒューズ信号がレジス ると、前記ヒューズセット信号200がハイレベルとな ってパストラ53が遮断するため、これ以降、シフトレ ジスタ回路13に、ヒューズ回路121のヒューズ信号 が入力されることはない。

【0031】即ち、ヒューズセット信号200が出力さ れている期間のみ、シフトレジスタ回路13はヒューズ 回路部12のパラレルヒューズ信号をロードする。

【0032】又、パワーオンリセット信号100が入力 されて前記RSラッチ回路25がリセットされている期 間は、図6(B)に示すように、パワーオンリセット信 10 号100が遅延されて、バルス生成回路21に入力され ないため、パルス生成回路21からパルスAは発生され ておらず、しかも、RSラッチ回路25がリセットされ ているため、RSラッチ回路25の出力はローレベルで ナンド回路26が遮断されている。

【0033】とれにより、クロック発生回路15からク ロックCKが発生されるととはなく、シフトレジスタ回 路13に出力されるとともない。又、上記したようにク ロック発生回路15の出力端子がトランジスタ24を介 して接地されるため、クロック信号もどきのノイズがシ 20 フトレジスタ回路13に出力されることもない。

[0034] その後、図6(A) に示すようにパワーオ ンリセット信号100がなくなると、図6 (B) に示す ように遅延パワーオンリセット信号101がパルス生成 回路21に入力されて、バルス生成回路21からパルス AがRSラッチ回路25のセット端子Sに入力され、R Sラッチ回路25をセットし、その出力をハイレベルと するため、ナンド回路26が導通し、クロックCKの発 生が開始される。発生されたクロックCKはシフトレジ スタ回路13に出力される。

【0035】とれにより、シフトレジスタ回路13は既 に保存されている n ビットのヒューズ信号を順番にシフ トして、1個ずつセットラッチ18を介してデータ線上 16に送り出す。

【0036】 ことで、セットラッチ18には、"1"が 予め設定されているため、前記シフトレジスタ回路13 から順番に出力されるnビットのヒューズ信号の先頭は "1"となる。このn ビットのヒューズ信号はデータ線 16を通してシフトレジスタ回路14に順番に入力さ れ、シフトレジスタ回路14にnピットのヒューズ信号 が丁度入力された時、先頭の"1"はリセットラッチ1 9にラッチされ、このリセットラッチ19の出力を

"1"とする。但し、電源投入時、リセットラッチ19 は"0"となっており、インパータ20から"1"の信 号が発生されている。との"1"の信号はクロック発生 回路15のナンド回路26に入力されて、とのナンド回 路26を導通可能状態としている。

【0037】上記したリセットラッチ19の出力が "1"となると、インバータ20から"0"のクロック ストップ信号が発生され、クロック発生回路15のナン 50 れば、配線領域をほとんど増加させることなく、コンパ

ドゲート26に入力される。このため、ナンドゲート2 6は遮断し、クロックCKの発生が停止され、シフトレ ジスタ回路13からのヒューズ信号の送出が停止され る。との時、シフトレジスタ回路14にはnピットのヒ ューズ信号が保存されており、これらnビットのヒュー ズ信号が、パラレル信号となってコンパレータ回路11 に入力される。

【0038】以降、コンパレータ回路11は、入力アド レス信号とヒューズ信号とを比較し、ヒューズ信号が前 記アドレス信号のアクセス先のメモリセルが欠陥アドレ スであることを示していると、ヒット信号60を出力し て、前記入力アドレス信号でスペアメモリセルをアクセ スするようにする。

【0039】本実施の形態によれば、コンパレータ回路 11に対してヒューズ回路部12を離して配置し、しか も、ヒューズ回路部12からのパラレルのヒューズ信号 をシリアル信号に変換してコンパレータ回路11へ送る ことにより、コンパレータ回路11とヒューズ回路部1 2間に接続された1本のデータ信号線16及び1本のク ロック信号線17でヒューズ信号を送くることができ

【0040】とれにより、コンパレータ回路11の小ブ ロック61に隣接する配線領域62が減少したり、或い は無駄な領域が生じることがなくなる。しかも、ヒュー ズ信号を送るための信号線16、17が占める配線領域 は僅かなため、配線領域の増大無しに、コンパレータ回 路11に対してヒューズ回路部12を離して配置すると とかできる。

【0041】又、シフトレジスタ回路13、14が増え た分、回路面積増は避けられないが、これらシフトレジ スタ回路13、14の入出力信号線16、17はチップ 本体のスピードには影響を与えないパスなので、回路自 体大きな駆動力を必要とせず、小規模な回路で設計で き、僅かな面積増で済ますことができる。

【0042】従って、コンパレータ回路11とヒューズ 回路部12とを離して配置しても、データ信号線16、 クロック信号線17などの配線領域は僅かで済ますこと ができると共に、引き回す信号線の数が少ないため、ヒ ューズ回路部12を容易に離して配置することができ、 半導体装置全体のレイアウトの自由度を向上させるとと ができる。

【0043】更に、自動配線CADでは、配線アルゴリ ズムによる配線領域の制約による配線領域の大幅減少が 従来問題となっていたが、本例のようにヒューズ回路部 12を離して配置することにより、配線領域62の配線 自由度の妨害を回避するととができるため、理想的な配 線領域を容易に確保することができる。

[0044]

[発明の効果] 以上詳細に説明したように、本発明によ

レータ回路に対してヒューズ回路を離して配置すること ができる。とれにより、スタンダードセル方式のような 小ブロックアレイ上にコンパレータ回路を配置した場 合、前記小ブロックアレイからヒューズ回路を離して配 置でき、小ブロックアレイに隣接する配線領域の減少や 無駄な領域の発生をなくして、理想的な配線領域を容易 に確保することができる。

【図面の簡単な説明】

【図1】本発明のリダンダンシ回路の一実施の形態を示 したブロック図である。

【図2】図1に示したリダンダンシ回路の具体的な配置 例を示したブロック図である。

【図3】図1に示したリダンダンシ回路のシフトレジス タ回路及びその周辺回路の詳細構成例をブロック図であ る。

【図4】図3に示したクロック発生回路の詳細回路構成 例を示した回路図である。

【図5】図3に示したシフトレジスタ回路13の詳細構 成例を示した回路図である。

【図6】図3に示したシフトレジスタ回路の起動及び動 20 作を説明するタイミングチャートである。

[図7] 従来のリダンダンシ回路の概略構成例を示した ブロック図である。

【図8】図7に示したリダンダンシ回路の詳細構成例を 示したブロック図である。

【図9】図8に示したコンパレータ回路の具体例を示し た回路図である。

【図10】図8に示したヒューズ回路部を構成するヒュ ーズ回路の具体例を示した回路図である。

【図11】スタンダードセル方式のような小ブロックを 30 122 ヒューズ アレイ状に配置した際のレイアウト例を示した概略図で*

*ある。

【図12】図11に示した小ブロックの構成例を示した 図である。

10

【図13】ヒューズ回路を小ブロック化した場合の構成 例を示した図である。

【図14】小ブロック化したヒューズ回路の配置と配線 領域との関係を示した図である。

【図15】小ブロック化したヒューズ回路を配置した場 合の自動配線アルゴリズムによる配線領域の減少を示し 10 た図である。

【符号の説明】

11 コンパレータ回路

12 ヒューズ回路部

13、14 シフトレジスタ回路

15 クロック発生回路

16 データ信号線

17 クロック信号線

18 セットラッチ

19 リセットラッチ

20、51 インバータ

21 パルス生成回路

22 遅延回路

23 制御信号線

24 トランジスタ

25 RSラッチ回路


26 ナンド回路

52 スイッチドインバータ

53 パストラ

121 ヒューズ回路


【図4】




[図9]




【図5】






61 MJOY7



ヒューズブロック



フロントページの続き

F ターム(参考) 5F064 AA04 DD04 DD24 DD26 EE15 FF02 FF27 FF36 HH03 5F083 GA09 LA10 LA11 ZA10

5L106 CC04 GG06